门级晶体管级混合时序分析解决方案
自动识别设计中的特别器件,并利用拓扑结构和沟道连接提取技术产生门级电路。
提取的门级单元的时序特性被自动特征化并用于静态时序分析(STA)。
内置STA引擎。
支持对寄生进行反标的SPICE网表自动生成功能。

高效的全芯片关键路径定位
自动提取带有寄生参数的关键路径
定制单元快速特征化
统一的静态时序分析和动态仿真环境
自定义
单元特性
混合信号设计
时序分析
标准单元库
重新特征化
CPU数据通道/数字IP
时序分析